分页解析
第 33 页面试题
筛选题目 公司、岗位、知识点
公司
公司岗位
岗位
标签
Linux 驱动 probe 失败时资源清理策略是什么，devm_* 如何简化清理？
这题考驱动资源生命周期管理，回答要说明手动清理需按申请逆序 unwind，devm_* 把资源绑定到 device 生命周期并在失败或移除时自动释放。
驱动里申请 GPIO 或中断一般调用哪些接口，为什么不能直接操作寄存器？
这题考内核资源管理意识，回答要说明 GPIO 和 IRQ 应通过 descriptor、设备树和 devm 接口申请，不能绕过 pinctrl/irqchip 直接写寄存器。
ARM64 架构下 Linux 中断处理流程是什么，需要保存哪些寄存器？
这题考 ARM64 Linux 中断入口和上下文保存，回答要讲清异常向量、保存 pt_regs、GIC 分发、通用中断层处理和返回恢复。
insmod 和 modprobe 有什么区别，驱动模块依赖如何处理？
这题考内核模块加载工具差异，回答要说明 insmod 只插入指定 ko，modprobe 会按模块库、别名和依赖自动加载。
Linux 内核模块的 module_init 底层原理是什么？
这题考内核模块初始化机制，回答要说明 module_init 宏把初始化函数注册到特定入口，加载模块时内核完成 ELF 装载、符号解析、重定位后调用它。
Linux 内核空间和用户空间有哪些通信方式？
这题考内核用户态交互方式选型，回答要按控制、数据流、事件通知、配置调试和大块共享分别说明适用场景。
驱动中如何把内核内存拷贝到用户空间，需要注意什么？
这题考驱动用户拷贝安全，回答要说明必须使用 copy_to_user 等接口，检查长度和返回值，避免在原子上下文、持自旋锁或暴露未初始化数据。
Linux I2C 子系统和 input 子系统如何协作完成触摸屏驱动上报？
这题考触摸屏驱动架构，回答要把总线驱动负责寄存器访问、输入子系统负责事件上报、中断负责触发读取串起来。
MTD 子系统如何处理 SPI 多设备？
这题考 MTD、SPI core 和存储器驱动分层，回答要说明每个片选上的存储器作为独立 spi device，由 spi-nor 或 spi-mem 驱动注册成独立 MTD 设备和分区。
FPGA 设计流程是什么？
这题考从需求到板级调试的完整工程闭环，回答重点是把 RTL、约束、仿真、综合实现、时序收敛和上板验证串起来。
FPGA 内部结构、BRAM 和时钟资源如何理解？
这题考可编程逻辑器件的资源模型，回答要把可配置逻辑、布线、块存储、专用计算和全局时钟资源区分清楚。
Verilog 如何写一个带复位的计数器？
这题考时序 always 块、异步复位、同步清零、模计数边界和非阻塞赋值，重点是写出可综合且边界正确的计数器。
多 bit 信号跨时钟域为什么危险，如何用格雷码或异步 FIFO 处理？
这题考跨时钟域可靠性，回答重点是多 bit 直接同步会产生不一致采样，格雷码适合指针类状态，异步 FIFO 适合数据流。
UVM register model 中 map 的作用是什么，可以有多个 map 吗？
这题考寄存器模型和总线访问的映射关系，重点是说明 map 负责地址、总线属性和前门访问路径，并且同一寄存器块可以有多个 map。
UVM 的 run_test("name") 传入字符串后如何创建测试对象？
这题考 factory 注册和按类型名创建对象的机制，重点是说明 test 类通过宏或注册表进入 factory，run_test 根据名字创建顶层 test。
SVA 中 assert 和 cover 有什么区别，断言结果在仿真中有哪些状态？
这题考断言的检查和覆盖两种用途，回答要区分 assert 用于发现违反属性的错误，cover 用于统计属性场景是否发生。
UVM config_db 机制是什么，能否把 interface 传到 sequence？
这题考配置数据库的层级匹配和虚接口传递边界，重点是 interface 通常传给 component 或 config object，不建议 sequence 直接持有底层接口。
Buck 电路如何画，工作原理是什么？
这题考降压型开关电源的拓扑和能量传递过程，回答要能画出开关、续流器件、电感、电容和负载，并解释占空比与输出的关系。
PCB layout 时要重点考虑哪些布线、阻抗匹配和直角走线问题？
这题考板级布线的信号完整性基本功，回答要围绕叠层、参考平面、回流路径、阻抗控制、差分等长、串扰和走线拐角讲。
Verilog 写一个 32 分频电路时，翻转条件和计数边界怎么确定？
这题考偶数分频的边界理解，32 分频且希望 50% 占空比时，输出应每 16 个输入周期翻转一次。
模拟部分和数字部分的干扰如何抑制？
这题考混合信号板的噪声路径控制，回答要从源头、耦合路径和敏感节点三方面处理，不能机械地说分割地。
FPGA 功耗和供电网络设计怎么评估？
这题考复杂数字器件的电源树和电源完整性，回答要覆盖功耗估算、轨电压电流、瞬态响应、去耦、时序和热。
BOOST 芯片选型要看哪些关键参数？
这题考升压电源选型能力，回答要从输入输出范围、开关电流、效率、控制模式、保护、外围器件和布局风险展开。
开关电源输出纹波如何分析和控制？
这题考纹波来源、测量方法和抑制手段，重点是区分低频电感电流纹波、ESR 纹波和高频开关尖峰。
Verilog 怎么写才能综合成 D 触发器？
这题考 RTL 时序模板，回答重点是用边沿触发 always 块、寄存器变量和非阻塞赋值描述 D 到 Q 的同步采样。
DPSK 绝对码调制在 FPGA 内部如何实现？
这题考把通信调制算法落成硬件结构，回答重点是差分编码、符号定时、相位选择、波形生成和流水线实现。
SystemVerilog 中 queue 和 array 有什么区别，如何删除 queue 元素？
这题考验证语言数据结构，回答要区分固定数组、动态数组、关联数组和 queue 的容量、索引和操作语义。
SystemVerilog 中 event 的用法是什么？
这题考仿真进程同步机制，回答要说明 event 的触发、等待、triggered 属性和竞态风险。
UVM 中有哪些 TLM 通信方法？
这题考验证组件之间的事务级通信，回答要区分点对点请求响应、阻塞/非阻塞传输和 analysis 广播。
UVM 的 phase 机制怎么理解？
这题考验证环境生命周期管理，回答要说明 phase 让组件按统一顺序完成搭建、连接、运行、收集和报告。
uvm_component 和 uvm_object 有什么区别？
这题考 UVM 类体系，回答要区分有层级和 phase 的组件，以及轻量、可复制随机化的对象。
UVM 哪些类是虚类，哪些不是虚类？
这题考 UVM 类层次和 SystemVerilog virtual class 规则。稳妥回答要先限定库版本，再给 virtual 与非 virtual 的例子，并区分库类声明和项目里的具体派生类。
后仿真中使用的不同 SDF 文件分别是什么意思？
这题考门级仿真和延迟反标，回答要说明 SDF 携带单元、连线和时序检查延迟，不同文件通常对应不同工艺电压温度角和 min/typ/max 条件。
FPGA 原型验证有什么特点？
这题考芯片验证手段取舍，回答要说明原型验证速度快、适合软硬件联调，但可观测性、调试和与目标芯片一致性有限。
uvm_do 的大致执行过程是什么？
这题考 UVM sequence 宏背后的真实流程，回答要能展开创建、随机化、start_item/finish_item 或 sequence start 的步骤。
SystemVerilog 中 fork/join、fork/join_any、fork/join_none 有什么区别？
这题考仿真并发控制，回答要说明父进程等待所有子进程、等待任一子进程或不等待的差异，以及剩余子进程如何收尾。
为什么 reference model 不应该直接由设计人员来写？
这题考验证独立性和 oracle 可信度，回答要说明 reference model 应基于规格独立实现，避免和设计共享同一理解错误。
Sequence 怎么挂载到 sequencer 上，激励怎么发出来？
这题考 UVM 激励链路，回答要把 sequence.start(sequencer)、sequencer 仲裁、driver 取 item 和接口驱动串起来。
模块级验证和系统级验证的关注点有什么不一样？
这题考验证层级思维，回答要说明模块级重协议和边界，系统级重集成、配置、跨模块交互和真实场景。
约束块和 uvm_do_on_with 中的约束冲突了会怎样？
这题考约束随机化求解语义，回答要说明类内约束和 inline constraint 默认是逻辑与，冲突时 randomize 失败。
UVM 的优势和缺点是什么？
这题考验证方法学理解，回答要平衡复用、分层、随机化和覆盖优势，以及学习成本、复杂度、性能和宏调试问题。
HDMI 走线为什么要做等长？
这题考高速差分接口的时序偏斜控制，回答要说明对内等长控制差分偏斜，对间等长控制通道偏斜，目标是保证采样窗口和眼图。
USB 差分阻抗为什么常按 90Ω 设计而不是 100Ω？
这题考按接口规范做受控阻抗，回答重点是 USB 高速差分链路的目标阻抗由规范、收发器、线缆和连接器共同定义。
LDO 发热严重时应该怎么处理？
这题考线性稳压器热设计，回答要先用功耗和热阻定量判断，再从压差、电流、封装散热和拓扑替换处理。
FPGA 的外围配置和上电处理如何考虑？
这题考可编程逻辑器件的板级 bring-up，回答要覆盖电源轨、配置方式、模式管脚、时钟复位、IO 状态和外设安全。
MOS 管并联时会不会出现恶性循环，如何避免？
这题考功率管并联的均流和热稳定，回答要区分导通电阻正温度系数的自均衡作用，以及阈值、布局和动态开关不一致带来的风险。
用示波器测性能时，带宽应该怎么设置？
这题考测量链路带宽和信号类型匹配，回答要说明带宽、上升时间、采样率、探头和带宽限制的取舍。
工程机器人的仿真平台或系统应该如何设计？
这题考机器人仿真平台的工程拆解能力，重点不是说用哪个仿真器，而是把场景、动力学、传感器、控制接口、验证闭环和数据回放设计成可持续迭代的系统。