后仿真中使用的不同 SDF 文件分别是什么意思？｜TI 数字 IC 设计面经解析

60 秒回答模板

SDF 是 Standard Delay Format，用来把综合或布局布线后的延迟信息反标到门级网表。里面包含 cell delay、interconnect delay、setup/hold/recovery/removal 等 timing check。后仿真的不同 SDF 通常对应不同 PVT corner 或延迟条件，比如 min、typ、max，或者 slow/fast、setup/hold 相关角。max 或 slow 角常用于看最长路径和 setup 风险，min 或 fast 角常用于看最短路径和 hold 风险，typ 用于典型行为参考。还有 pre-layout 和 post-layout 的区别：前者多是估算线延迟，后者包含实际寄生提取后的连线延迟。回答时要强调 SDF 必须和网表、库、约束和仿真 corner 匹配。

考点 反标延迟

难度 真实面经题

回答目标 说明 SDF 的反标内容、min/typ/max 和 PVT corner 含义，以及与 STA 和门级仿真的关系。

深入解析

SDF 的作用

RTL 仿真通常没有真实门和连线延迟。门级后仿真用 SDF 把时序弧、连线延迟和 timing check 反标到网表，观察延迟相关功能、X 传播和时序检查违例。

min/typ/max 的意义

min 表示较小延迟，typ 表示典型延迟，max 表示较大延迟。不同延迟条件用于暴露不同风险：长路径影响 setup，短路径影响 hold。

PVT corner 差异

工艺快慢、电压高低和温度会改变门延迟和线延迟。后仿真文件可能按 slow、fast、typical 或特定 RC corner 区分，必须和所用标准单元库一致。

前后布局差异

综合后网表的延迟多依赖估算，布局布线后的 SDF 含更真实的互连延迟和时钟树信息。签核更关注 post-layout 的时序和仿真一致性。

易错点

把 SDF 当成网表本身，不知道它只是延迟和时序检查信息。
认为 max 只代表最大频率，不能联系 setup 风险。
用 fast 库配 slow SDF 或网表版本不匹配，导致仿真结论无效。
过度依赖后仿真替代 STA，忽略静态时序覆盖能力。

面试官追问

setup 和 hold 分别更关注哪个延迟条件？

setup 更关注数据路径和时钟关系下的最大延迟风险，hold 更关注最小延迟风险。实际 signoff 要按 STA 定义的 corner 和模式分析。

有 STA 还需要后仿真吗？

STA 是主力时序签核；后仿真更多用于检查复位、门级初始化、X 传播、时序检查和特殊路径行为，两者关注点不同。

面试里怎么把这个答案讲得更工程化？

不要只背定义，要补上适用边界、常见失败现象、排查证据和验证指标，让面试官看到你能把机制落到真实系统里。