USB 差分阻抗为什么常按 90Ω 设计而不是 100Ω？｜TP-Link 硬件面经解析

60 秒回答模板

USB 差分线常按 90Ω 设计，根本原因是接口规范和生态链路按这个目标来定义，包括主机/设备收发器、连接器、线缆和测试夹具的阻抗匹配。100Ω 是很多其他差分接口常见目标，比如某些以太网或 LVDS 场景，不能混用。阻抗不是直流电阻，而是高速传输线的特性阻抗，由线宽、线距、介质厚度、介电常数、铜厚和参考平面决定。设计时应按所用 USB 版本和芯片硬件指南要求控制差分阻抗、线长、过孔、stub、ESD 器件电容和返回路径，最终通过 TDR、眼图或认证测试确认。

考点 按规范设计

难度 真实面经题

回答目标 解释 90Ω 目标来自接口规范，并说明差分阻抗的物理决定因素和整链路设计注意点。

深入解析

目标来自规范

高速接口的阻抗目标由整个链路生态定义。USB 相关芯片、连接器、线缆和测试规范围绕约 90Ω 差分目标设计，板上走线应与之匹配以降低反射。

不要套用 100Ω

100Ω 是其他一些差分接口常见值，但不同协议的电气规范不同。把 USB 按 100Ω 设计会引入阻抗不连续，可能影响眼图、反射和认证裕量。

阻抗由叠层决定

差分阻抗受线宽、线距、介质厚度、介电常数、铜厚、阻焊和参考平面影响。实际应基于板厂叠层计算，而不是简单调整线距。

链路细节同样重要

ESD 器件电容、共模电感、连接器 breakout、过孔 stub、对内等长和参考平面连续都会影响高速性能。满足目标阻抗只是基础，不是全部。

易错点

把 90Ω 解释成直流电阻值。
把所有差分接口都按 100Ω 设计，不看协议规范。
只控制线宽线距，忽略连接器、过孔和保护器件。
不和板厂确认叠层公差，实际阻抗偏离目标。

面试官追问

差分阻抗和单端阻抗是什么关系？

差分阻抗不是简单两倍单端阻抗，因为两线之间存在耦合。它取决于线宽、线距、参考平面和介质参数。

ESD 器件为什么会影响高速接口？

ESD 器件有寄生电容和封装寄生，会增加负载、改变阻抗并恶化眼图，所以要选择低电容器件并优化布局。

落到硬件板卡后，怎么判断设计是有效的？

要把计算和仿真结果转成可测指标，比如纹波、温升、眼图、阻抗、边沿质量、启动顺序和负载瞬态，再用示波器、热像、网络分析或压力测试验证。