标签题目 跨时钟域相关面试题 华为 / FPGA 多 bit 信号跨时钟域为什么危险,如何用格雷码或异步 FIFO 处理? 这题考跨时钟域可靠性,回答重点是多 bit 直接同步会产生不一致采样,格雷码适合指针类状态,异步 FIFO 适合数据流。 计算机网络 FPGA 跨时钟域
华为 / FPGA 多 bit 信号跨时钟域为什么危险,如何用格雷码或异步 FIFO 处理? 这题考跨时钟域可靠性,回答重点是多 bit 直接同步会产生不一致采样,格雷码适合指针类状态,异步 FIFO 适合数据流。 计算机网络 FPGA 跨时钟域