已解析题目
汇顶科技相关面试题
Verilog 怎么写才能综合成 D 触发器？
这题考 RTL 时序模板，回答重点是用边沿触发 always 块、寄存器变量和非阻塞赋值描述 D 到 Q 的同步采样。
DPSK 绝对码调制在 FPGA 内部如何实现？
这题考把通信调制算法落成硬件结构，回答重点是差分编码、符号定时、相位选择、波形生成和流水线实现。
SystemVerilog 中 queue 和 array 有什么区别，如何删除 queue 元素？
这题考验证语言数据结构，回答要区分固定数组、动态数组、关联数组和 queue 的容量、索引和操作语义。
SystemVerilog 中 event 的用法是什么？
这题考仿真进程同步机制，回答要说明 event 的触发、等待、triggered 属性和竞态风险。
UVM 中有哪些 TLM 通信方法？
这题考验证组件之间的事务级通信，回答要区分点对点请求响应、阻塞/非阻塞传输和 analysis 广播。